外部晶振不起振，改用内部时钟后正常，该如何调试？

发表于 2026-7-22 08:17

走线可能干扰晶振，尤其是接近晶振的高频走线。考虑增加地线层、采用差分信号等方式减小干扰。

发表于 2026-7-22 14:28

先更换同规格晶振与匹配负载电容，核对电容值贴合晶振手册；测量晶振引脚直流电压，无压差则虚焊、漏电或 IO 短路。检查 IO 复用配置，确认引脚未被复用为其他功能；排查 PCB 走线，缩短晶振布线并远离功率回路干扰。若仍不起振，换内部 RC 先跑通程序，逐步隔离外围漏电负载。

发表于 2026-7-25 20:54

在PCB布局时，晶振附近不要放置大电流元件，尽量远离电源线和信号线，并使用地线包围晶振，减少干扰。

发表于 2026-7-27 13:43

检查晶振周围的电路，包括负载电容和匹配电阻是否正确连接和配置。

[牛人杂谈] 外部晶振不起振，改用内部时钟后正常，该如何调试？