多轴插补、同步总线实现与延迟指标
1. 多轴轨迹插补分层架构（AURIX多核分工）
- Core0：EtherCAT通信、DC时钟同步、任务调度；
- Core1：运动规划（S曲线加减速、前瞻Look-Ahead）、直线/圆弧NURBS插补；
- Core2~CoreN：各轴三环伺服、FOC算法并行运算；
实现方式：
1. 主MCU集中插补：6轴及以下机械臂，TC375单核FPU完成实时插补，前瞻缓存256段轨迹；
2. 分布式插补（EtherCAT从站XMC4800）：长流水线、Delta机器人，主站下发点位，从站本地细分插补，降低总线带宽压力；
3. 同步基准：EtherCAT DC分布式时钟全局对齐，硬件捕获中断同步各轴PWM更新时刻。
|
