STM32F767以太网发送报文时，TCP 首部校验和固定为 0。

发表于 2026-7-1 19:10

lwIP内部统计无错误，表明协议栈认为数据已正确交给DMA，问题很可能在DMA传输或MAC层发送路径上。

发表于 2026-7-1 19:45

DMAOMR的存储转发模式已配置，是否该模式下的FIFO管理机制与校验和重计算过程有耦合关系。

发表于 2026-7-1 20:16

发送FIFO深度足够，但校验和卸载可能是在数据从SRAM读取到FIFO的过程中完成，读取速率变化可能影响计算窗口。

发表于 2026-7-1 20:46

已加DMB和DSB屏障，但故障依然存在，是否说明问题不在CPU缓存一致性，而在DMA与MAC之间的内部握手。

发表于 2026-7-1 21:27

自制主板和开发板都能复现，排除PCB布局问题，可能指向芯片内部以太网模块的系统性设计。

发表于 2026-7-1 21:59

是否可能硬件校验和卸载单元在TCP首部长度或选项字段解析时出现边界条件处理错误。

发表于 2026-7-1 22:29

故障复现时间跨度从几分钟到数小时，是否与内部温度或电压波动导致的高速电路误触发有关。

发表于 2026-7-1 22:59

主频降低后故障更难复现，但未根除，说明高频只是诱因之一，根本原因可能仍在异步时钟域同步处理上。

发表于 2026-7-2 10:30

校验和字段在被置零后到DMA读取之前，是否有其他硬件或缓存预取操作干扰了该内存位置的数据。

发表于 2026-7-2 11:12

发送描述符的CIC设置为全卸载，但硬件是否有可能在某些异常状态下回退到不卸载模式且不更新校验和。

发表于 2026-7-2 11:25

检查以太网MAC控制器时钟配置，确保时钟稳定，可能时钟抖动导致校验和计算错误。

发表于 2026-7-2 11:58

会不会是STM32F767以太网MAC的校验和卸载引擎在特定总线负载下存在计算错误。

发表于 2026-7-2 12:32

TCP校验和为零但IPv4校验和正常，可能说明问题不在DMA数据搬运阶段，而在TCP校验专用计算路径。

发表于 2026-7-2 15:33

降低主频能改善但不根治，这让人怀疑是时序约束问题，而不是纯逻辑功能缺陷。

发表于 2026-7-3 16:07

可能是以太网控制器和CPU之间数据同步问题，检查ETH_MACSA0和ETH_MACDA0寄存器同步机制，必要时考虑软件控制DMA流量。

发表于 2026-7-4 22:06

检查ETHMAC_SARC寄存器配置，确保校验和计算正确，必要时手动计算校验和值。

发表于 2026-7-6 14:59

看来你这边的问题挺棘手的，我之前在F4上遇到过类似DMA校验错误，后来发现是DMA的FIFO溢出导致的。你检查过DMA的FIFO状态寄存器了吗？还有，试试降低DMA的优先级，有时候优先级设置过高也会引起问题。

发表于 2026-7-8 17:26

检查TCP校验和计算过程，确保没有溢出或未初始化指针。我遇到过类似问题，是由于内存访问越界导致的。

[STM32F7] STM32F767以太网发送报文时，TCP 首部校验和固定为 0。