STM32H7高速AXI SRAM使用要点，避免数据跑飞

发表于 2026-7-25 09:30

DMA与AXI SRAM冲突检测调试技巧

发表于 2026-7-25 10:16

Cache 一致性是“跑飞”头号元凶

发表于 2026-7-25 11:08

高优先级中断是否打断了Cache维护操作？

发表于 2026-7-25 11:29

调试时优先关闭D-Cache，可快速确认问题是否与缓存相关。

发表于 2026-7-25 12:36

AXI SRAM在上电后默认即可访问，无需像D2域的SRAM1/2/3那样手动开启RCC时钟。

发表于 2026-7-25 14:28

哪些场景下容易出现数据异常？

发表于 2026-7-25 15:34

‌MPU属性是否正确？

发表于 2026-7-25 16:13

确认芯片版本，规避硬件勘误风险。

发表于 2026-7-25 17:42

STM32H7中，SDMMC1的IDMA等特定控制器‌只能‌通过AXI总线访问AXI SRAM，无法访问DTCM/ITCM。

发表于 2026-7-30 18:45

绝大多数数据跑飞根源：D-Cache 一致性、ECC64 位对齐、DMA 总线权限、链接地址分区、多主总线竞争五大问题

[STM32H7] STM32H7高速AXI SRAM使用要点，避免数据跑飞