STM32F4 使用 HAL 库 UART，发生溢出 (ORE) 后系统卡死

发表于 2026-8-10 22:10

某些STM32F4型号的UART硬件本身有缺陷，连续高速传输时容易触发假性溢出。

发表于 2026-8-10 22:42

尝试关闭UART的过采样模式，改为16倍过采样能提高容错率。

发表于 2026-8-10 16:46

改用 DMA+IDLE 接收

发表于 2026-8-11 10:05

程序卡死一般来讲，总可以找到卡死位置的。

根据卡死位置顺藤摸瓜，看看是什么原因导致的。

发表于 2026-8-12 18:29

环形缓冲区设计防止数据溢出？

发表于 2026-8-12 20:55

单独读DR无法彻底清除ORE位，会导致中断反复触发引发死循环卡死。

发表于 2026-8-13 14:34

先检查中断优先级，确保UART中断优先级高于其他中断。再确认DMA接收模式是否开启，如果DMA没有正确配置，数据可能无法及时传输，导致溢出。

发表于 2026-8-14 12:51

部分STM32F4的旧版本芯片存在硬件errata，连续快速读取SR寄存器时可能出现标志位读取延迟，需在两次读操作之间添加1~2个NOP空操作，保证标志位被正确识别清除。

发表于 2026-8-14 19:23

看来你清除ORE标志的逻辑没问题，但要考虑接收缓冲区满了的情况。检查RX缓冲区大小，或者改用DMA接收，避免溢出。

发表于 2026-8-15 11:30

如果硬件支持，使用RTS/CTS流控可以从源头避免数据溢出

发表于 2026-8-15 14:08

强制读取DR以清除ORE标志

发表于 2026-8-15 16:39

若UART1的全局中断优先级设置过高，且溢出中断服务函数中未及时退出，会直接抢占所有其他低优先级中断，导致系统调度完全停滞卡死。

发表于 2026-8-15 18:57

检查 RX 缓冲区大小，如果太小，会导致数据堆积，HAL 库可能来不及处理，导致 ORE 溢出。同时，确认 DMA 是否配置正确，使用 DMA 可以有效缓解这个问题。

发表于 2026-8-15 19:21

UART中断优先级配置示例代码？

发表于 2026-8-15 20:57

替换为DMA接收或优化中断处理逻辑

发表于 2026-8-15 22:08

优先级数值越小，优先级越高；避免所有UART中断优先级相同，导致中断嵌套混乱。

发表于 2026-8-16 13:27

先检查中断优先级，确保UART中断优先级高于其他中断。再确认DMA接收设置是否正确，避免数据覆盖。

发表于 2026-8-16 18:09

UART1的RX引脚如果出现电平抖动、浮空干扰，会持续触发帧错误、溢出错误，反复进入中断导致系统卡死，需确认RX引脚已正确接上拉电阻，电平状态稳定。

发表于 2026-8-16 18:55

ORE处理后是否清除了所有错误标志？硬件信号是否存在干扰导致频繁溢出？

发表于 2026-8-17 16:24

硬件要求先读 SR，再读 DR；你直接读 DR

[STM32F4] STM32F4 使用 HAL 库 UART，发生溢出 (ORE) 后系统卡死