请问Altera的FPGA最高能跑到多少MHz？

只看该作者 · 2012-11-8 19:18

本帖最后由 forrest11 于 2012-11-8 20:34 编辑

兄弟，如果你这么说就不对了。
远的不说，就看28nm就知道了。
GoldSunMonkey 发表于 2012-11-4 20:49

同级别的比，当然是这样了，28nm的也一样，拿出数据来看吗，同样的工艺，同样长时间技术积累的公司，怎么可能会有很大差距呢。我们整理一份数据出来好了。东西太贵，不能实测。
我这边看StratixV，你看Xilinx的什么系列吧，以前是Virtex。

只看该作者 · 2012-11-8 19:30

本帖最后由 drentsi 于 2012-11-8 19:36 编辑

上图，下面这是一个高速的可配置FIFO，用于流水线反馈回路，是高速应用的必备模块。 entity FDRE_FIFO is generic( C_NUM_NBIT:integer:=8; C_DEPTH :integer:=4 --depth is min=1,max not limited ); port( clk :in std_logic; rst :in std_logic; din :in std_logic_vector(0 to C_NUM_NBIT-1); push :in std_logic; full :out std_logic; fifo_status:out std_logic; -- >=25%full dout :out std_logic_vector(0 to C_NUM_NBIT-1); pop :in std_logic; exist :out std_logic );
使用virtex-5的lx30t，-1速度等级509MHz，-3等级为543MHz

使用virtex-7的VX485T，-1等级630MHz，

同一个V7，换成-3等级，845MHz

只看该作者 · 2012-11-8 19:46

本帖最后由 forrest11 于 2012-11-8 20:14 编辑

兄弟，如果你这么说就不对了。
远的不说，就看28nm就知道了。
GoldSunMonkey 发表于 2012-11-4 20:49

继续，拿高端系列比吧。StratixV GT系列:
1. 28GHz Transceiver
2. DSP: 18*18 690MHz; 36*18或27*27 520MHz;
3. DDR3:1066Mhz；
4. 单口，双口的Memory（width任意）：800MHz， FIFO性能应该不会比这个差吧。
内部基本单元的延时还没有查到，但你只要看这些数据，怎么可能差很远？当然，如果实测差很多，那我就不知道了。我以前用Altera的StratixII系列，后来只用到CycloneIII系列，性能和Datasheet上是配得上的，现在的就不知道了。

只看该作者 · 2012-11-8 19:52

本帖最后由 feihong777 于 2012-11-8 19:59 编辑

继续，拿高端系列比吧。StratixV GT系列:
1. 28GHz Transceiver
2. DSP: 18*18 690MHz; 36*18或27*27 520MHz;
内部基本单元的延时还没有查到，但你只要看这些数据，怎么可能差很远？ ...
forrest11 发表于 2012-11-8 19:46

我的天，您真的不知道？我们公司用StratixV 系列，功耗特别高。都无法忍受了。
评估XILINX 的非常好。

DDR3的极限速率比Altera高太多了。

只看该作者 · 2012-11-8 20:08

我的天，您真的不知道？我们公司用StratixV 系列，功耗特别高。都无法忍受了。
评估XILINX 的非常好。

DDR3的极限速率比Altera高太多了。
feihong777 发表于 2012-11-8 19:52

这个功耗我们先不看好吗，没说功耗问题，其实功耗就是影响性能的重要原因。所以只看性能就行了。

只看该作者 · 2012-11-8 20:11

这个功耗我们先不看好吗，没说功耗问题，其实功耗就是影响性能的重要原因。所以只看性能就行了。
forrest11 发表于 2012-11-8 20:08

等待猴哥举例说明。

只看该作者 · 2012-11-8 20:15

在上一个实际应用，16个千兆以太网MAC的RX端，完成数据的接收，CRC校验，1588时标，DMA缓冲区申请，DMA请求命令生成等功能。用在数据采集上，也可以用来做交换机和路由器。
从phy来的数据经过归一化变成32bit，再经 ...
drentsi 发表于 2012-11-8 20:14

嗯，不错。我觉得XILINX的性能肯定比Altera好。

只看该作者 · 2012-11-8 20:20

到目前为止，差得不大啊，当然，我的是datasheet数据，你的是仿真数据，应该更靠谱。
我手上没有Quartus，有没有用Altera的亮亮类似数据？

只看该作者 · 2012-11-8 20:33

在上一个实际应用，16个千兆以太网MAC的RX端，完成数据的接收，CRC校验，1588时标，DMA缓冲区申请，DMA请求命令生成等功能。用在数据采集上，也可以用来做交换机和路由器。
从phy来的数据经过归一化变成32bit，再经 ...
drentsi 发表于 2012-11-8 20:14

这个我感觉不好说了，你用了1000多slice，我很难拿一个等价的进行比较。500MHz当然不低了，但只用1000多slice的情况下Straix应该能做到。我不确定StratixIV是否能做到，因为我知道Altera系列比Xilinx系列是要慢一点，但不会差太远，像这样的StratixIV应该在480MHz往上了。但没有依据，不好比。
我以前StratixII设计，2000多Cell，就能到390MHz。
有空我回家装个Quartus再说吧。有人拿出点数据更好。

1万 · 2012-11-8 20:41

这个功耗我们先不看好吗，没说功耗问题，其实功耗就是影响性能的重要原因。所以只看性能就行了。
forrest11 发表于 2012-11-8 20:08

现在很重要的就是功耗。
性能，太多地方比altera厉害。
简单举两个吧
比方28G的眼图，你可以搜索XILINX和Altera,你就知道Altera的多差了。
比方DDR3 S5目前是[size=21.111112594604492px]1600Mbps, XILINX V7目前是 1866Mbps

只看该作者 · 2012-11-8 20:44

Number of fully used LUT-FF pairs: 792 out of 1154 68%
这是深度流水化的结果，在以前一篇**中讲过这个思想。
正常的做法，做一个MAC就需要这么多资源，xilinx官方类似功能的1个MAC差不多要3倍的资源，而我这个是16个MAC。
altera无法实现同样的思想，因为没有多端口小型存储器RAM32M，如果用FF来实现，资源会急剧增加并且速度大幅降低。

1万 · 2012-11-8 20:46

这个我感觉不好说了，你用了1000多slice，我很难拿一个等价的进行比较。500MHz当然不低了，但只用1000多slice的情况下Straix应该能做到。我不确定StratixIV是否能做到，因为我知道Altera系列比Xilinx系列是要慢一点 ...
forrest11 发表于 2012-11-8 20:33

其实事情是这样的，我觉得不用装QartusII，
是他说：我试过xilinx的V5是可以稳定跑500MHz的，7系列应该可以跑700MHz
你怀疑他的700MHZ，他用V5的实际例子来告诉你他V5能跑500MHZ，他不忽悠。
进而证明V7的性能，他也不忽悠。他没有怀疑ALTERA的怎么样。

1万 · 2012-11-8 20:46

不过讨论结果可能更明了。

只看该作者 · 2012-11-8 21:06

本帖最后由 forrest11 于 2012-11-8 21:12 编辑

其实事情是这样的，我觉得不用装QartusII，
是他说：我试过xilinx的V5是可以稳定跑500MHz的，7系列应该可以跑700MHz
你怀疑他的700MHZ，他用V5的实际例子来告诉你他V5能跑500MHZ，他不忽悠。
进而证明V7的性能，他也 ...
GoldSunMonkey 发表于 2012-11-8 20:46

我**认为跑多少频率和具体设计相关。
但drentsi是个靠谱的人，所以想问能不能用上面同样的设计在Vertix7上仿真，看是不是能到700Mhz？
500Mhz以上，增加并不容易的。

只看该作者 · 2012-11-8 21:10

本帖最后由 forrest11 于 2012-11-8 21:44 编辑

现在很重要的就是功耗。
性能，太多地方比altera厉害。
简单举两个吧
比方28G的眼图，你可以搜索XILINX和Altera,你就知道Altera的多差了。
比方DDR3 S5目前是1600Mbps, XILINX V7目前是 1866Mbps ...
GoldSunMonkey 发表于 2012-11-8 20:41

DDR3差得是远，我问问看是什么原因。因为我记得StratixIII就宣称能跑1067Mhz，怎么过两代了都没有一点进步？这没出息的家伙。
28G，这个比眼图又不好定量了。你只能说Altera的差一点。最好是说Xilinx跑高到同样的烂图，然后看频率差多少。