同步信号问题.

登录 · 发表于 2012-11-8 07:45

A为4M时钟，B为3.5-4.5M可变信号。请问使用什么方法可以让两路信号上升沿在我想让它们对齐的地方就可以对齐？

发表于 2012-11-8 09:00

一般都是以高频率信号为基准去采样低频率信号。
即一个信号是100MHz，一个信号是10MHz,
以100MHz为基准，将10MHz划分为100份，这样无论你采到哪份，都认识采到高电平的。

发表于 2012-11-8 10:17

一般都是以高频率信号为基准去采样低频率信号。
即一个信号是100MHz，一个信号是10MHz,
以100MHz为基准，将10MHz划分为100份，这样无论你采到哪份，都认识采到高电平的。 ...
shell.albert 发表于 2012-11-8 09:00

这两路信号均为控制信号，理想状况频率相差1kHz以内。例如：A—4M,B—4.001M。
我想使用FPGA或是单片机之类的来控制两路信号输出在初始状态上升沿对齐。
请问能否做到？

发表于 2012-11-8 12:09

既然是芯片输出的信号, 那么同步起动是肯定能够实现的.

发表于 2012-11-8 12:34

既然是芯片输出的信号, 那么同步起动是肯定能够实现的.
airwill 发表于 2012-11-8 12:09

两路信号是外部产生的，可以输入到芯片中进行调节在输出。
请问用FPGA的话在内部如何进行控制可以使其同步输出呢？
如果用单片机分辨率不够怎么办？

发表于 2012-11-8 22:06

不要外部产生了，既然有FPGA，直接自己产生是最好控制的。
如果是外部产生，你还得去反过来控制它让它同步，那难度就大大增加了。稳定性也没有直接产生这么好。
如果你一定要这么做，这要的其实就是一FPGA数字PLL，以数字PLL去百度搜就行了。
单片机做4M的PLL你就想都不要想了。

发表于 2012-11-9 08:43

没有倍数关系的两个信号有可能对齐？

发表于 2012-11-9 10:44

不要外部产生了，既然有FPGA，直接自己产生是最好控制的。
如果是外部产生，你还得去反过来控制它让它同步，那难度就大大增加了。稳定性也没有直接产生这么好。
如果你一定要这么做，这要的其实就是一FPGA数字PLL， ...
Tinnal 发表于 2012-11-8 22:06

一路是VCXO产生的可变信号，用FPGA无法直接产生。

发表于 2012-11-9 10:45

没有倍数关系的两个信号有可能对齐？
xfz 发表于 2012-11-9 08:43

不需要一直对齐，只是让两路信号在同时复位后再输出时第一个上升沿对齐。

发表于 2012-12-3 16:55

学习