2 拉伸算法的FPGA实现 2.1 设计思路 根据以上算法分析,FPGA设计思路如下:在每帧图像帧正程,用双端口RAM进行直方图统计,记录每个像素灰度值出现的次数,帧逆程即可统计得到此帧图像的Xmin和Xmax。因为相邻两帧图像近似度高,可用前帧得到的Xmin和Xmax来处理下帧图像。在帧逆程时,调用除法器计算出的值;在下帧正程时,只需计算Q·[X(i,j)-Xmin],然后将得到的结果除以64(左移6位),即对每个像素只需1次减法、1次乘法和移位就可完成拉伸运算。实现框图如图1所示,拉伸后数据的输出仅比输入延时62.5 ns,实现了对红外图像的实时处理。
2.2 硬件设计 通过以上设计思路的分析,设计主要包括灰度直方图统计、除法和拉伸运算3部分。下面进行详细介绍。 2.2.1 双端口RAM XC4VLXl5芯片具有丰富的BlockRAM资源,用它构成双端口RAM,进行灰度直方图统计。像素的灰度值作为双端口RAM的地址,对应空间存储此灰度值在1帧图像里的频数。以320×256帧大小、灰度值为14 b的红外图像为例,在每个像素灰度值都相同的极限情况下,每个地址空间需要的存储的值为81 920,转换为二进制有17 b,故所需存储空间大小为17 b×214。对双端口RAM的操作分为三个阶段: (1)在帧正程时,只需对A端口进行读/写操作。根据接收到的像素灰度值,先读出RAM中对应地址空间的储值,加“1”后回写入原来的地址空间,这样在每帧正程结束时,就统计完了每个灰度值出现的频数,即完成了灰度直方图统计。 (2)帧逆程时,要同时对A,B端口进行读操作。对于A端口,依次从高地址读取RAM中的数,将读取的数进行累加,当和大于帧像素个数的5%时,此时对应的地址值即为Xmax;类似地对B端口操作,从0地址开始读RAM,可找到Xmin。将得到的灰度值Xmin和Xmax存入寄存器,作为除法器和下一帧图像拉伸运算的输入。 (3)每帧最后将双端口RAM清零,为下一帧灰度直方图统计做准备。由于双端口RAM没有整体清零功能,设计中采用从“O”地址开始。依次往高地址写零的方式清零。 2.2.2 除法器 除法运算通过调用ISE IP Core Generator生成的15位定点除法器来实现,满足高精度要求,而不采用逼近法。一帧图像的拉伸只需调用一次除法器,提高了运算的效率。在帧逆程计算Q:=16 384/(Xmax-Xmin)的值,对于15位输入,除法器有18个时钟周期的延时,而这并不会影响图像处理的实时性。 2.2.3 控制时钟 在1个像素时钟周期内要完成读RAM、加法计算和回写RAM的操作,RAM的控制时钟至少必须是像素时钟的4倍。控制时钟的选取还要考虑帧逆程的时间长度,要在逆程里访问RAM查找到Xmin和Xmax,还要完成RAM清零操作。FPGA系统时钟为96 MHz,分频后产生48 MHz,为像素时钟8倍,用它作为双端口RAM和除法器的控制时钟,可满足要求。 2.2.4 拉伸运算 将式(1)进行简单变换,可以记为:
Q值在上帧结束前已经得到,根据式(2)拉伸运算得到简化,只需1次减法和乘法运算,得到积的小数点左移6位后,截取低8位就得到拉伸后的灰度值。需要注意的是,截取前要判定乘法是否溢出,如果溢出,结果置为最大灰度值255。 |