VHDL中integer的综合问题

-714 · 2013-1-14 23:49

GoldSunMonkey 发表于 2013-1-14 22:00
欢迎继续发问

谢谢！！
突然想到一种情况，比如说定义了一个信号a是std_logic_vector(7 downto 0)类型的，b是std_logic_vector(2 downto 0)的，如果我要用b去表示a的某一位，该怎么做？这种情况是不是必须用到integer了？
我想因为类型不一样，还是需要转换的。
如果真的需要转换，那么这个转换过程应该不需要改变硬件电路吧？
b作为多路选择器的sel（2：0），a作为选择器的输入端？
如果上面是对的，那么在一般的类型转换，比如对于同为std_logic_vector的信号c，d，我将c转换成integer再转换成相同位的std_logic_vector赋给d,是不是和将c直接赋给d生成的电路是一样的？:lol

只看该作者 · 2013-1-15 11:19

1万 · 2013-1-15 22:51

1003704680 发表于 2013-1-14 23:49
谢谢！！
突然想到一种情况，比如说定义了一个信号a是std_logic_vector(7 downto 0)类型的，b是std_logic ...

谢谢！！
突然想到一种情况，比如说定义了一个信号a是std_logic_vector(7 downto 0)类型的，b是std_logic_vector(2 downto 0)的，如果我要用b去表示a的某一位，该怎么做？这种情况是不是必须用到integer了？－－－－－不必啊，你使用拼接符。。
我想因为类型不一样，还是需要转换的。
如果真的需要转换，那么这个转换过程应该不需要改变硬件电路吧？
b作为多路选择器的sel（2：0），a作为选择器的输入端？
如果上面是对的，那么在一般的类型转换，比如对于同为std_logic_vector的信号c，d，我将c转换成integer再转换成相同位的std_logic_vector赋给d,是不是和将c直接赋给d生成的电路是一样的？