一个关于microblaze连接SDRAM的问题

发表于 2013-3-13 09:04

最近在用Xilinx的FPGA做SOPC，利用microblaze软核构建系统，总线是plb4.6，在用SDRAM时想起这样一个问题：
我的外部输入的reference clock参考时钟是50Mhz，microblaze的system clock是50Mhz，而连接的SDRAM芯片要求时钟100Mhz，那么SDRAM能正常工作吗？如果能正常工作的话，是因为FPGA内部倍频提供了100M的时钟，还是因为SDRAM就工作在50Mhz的频率下呢？恳请各位高手给予帮助！

发表于 2013-3-13 09:38

顶

发表于 2013-3-13 15:52

可以倍频啊

发表于 2013-3-13 16:04

GoldSunMonkey 发表于 2013-3-13 15:52
可以倍频啊

我看BSB完事后在总线上有个clock generator的IP核，这里是用clock generator进行倍频？

发表于 2013-3-13 16:50

zhucef 发表于 2013-3-13 16:04
我看BSB完事后在总线上有个clock generator的IP核，这里是用clock generator进行倍频？ ...

是的

发表于 2013-3-13 20:45

GoldSunMonkey 发表于 2013-3-13 16:50
是的

多谢

发表于 2013-3-13 21:06

现在都是AXI了
最好是建一个xilinx官方的开发板demo程序看看，很简单的

发表于 2013-3-13 21:50

倍频

发表于 2013-3-13 22:32

zhucef 发表于 2013-3-13 20:45
多谢

结帖啊

发表于 2013-3-13 22:32

qin552011373 发表于 2013-3-13 21:50
倍频

怎么了？

发表于 2013-3-14 20:12

GoldSunMonkey 发表于 2013-3-13 22:32
结帖啊

又想要分数了

一个关于microblaze连接SDRAM的问题

相关帖子

浏览过的版块

技术新星奖章

无冕之王奖章

沉静之湖泊

七世轮回

技术奇才奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

以坛为家

技术高手奖章

涓涓之细流

核心会员奖章

技术导师奖章