最近几年来，广大用户对电子设备的可靠性要求越来越高。与此同时，电子设备又变得越来越复杂。如何保证电子设备长期无故障地工作，这是人们的当务之急。失效分析可深入了解失效的机理和原因，并导致元件和产品设计的改进，这样就有助于改进电子系统的可靠性。
研究人员曾对器件失效作过深入研究，建立了各种模型或研究出各种公式，我们可用它们来预计器件何时失效。这些模型不能预计特定器件何时会失效，但能以充分的理由预计器件在特定条件下的失效率。
器件失效通常是因为它所经受的应力条件超过其最大额定值所造成的。器件失效的方式被称为失效机理。一般来说，电应力、热应力、化学应力、辐射应力和机械应力以及其它因素可导致器件失效。划清失效机理与失效原因之间的界限是至关重要的。例如，器件有可能因机械应力导致的电气机理造成失效。
半导体的常见失效机理大致可为分为几个类别。深入了解这些机理，有助于我们准确测定器件失效，并对失效加以分析。
1 失效分析有助于深入了失效机理与原因
1.1 封装失效
当管壳出现裂纹时就会发生封装失效。机械应力、热应力或封装材料与金属之间的热膨胀系数失配可使裂纹形成。当湿度较高或器件接触到焊剂、清洁剂等物质时，这些裂纹就成为潮气入侵管壳的通路。化学反应可使器件劣化，从而导致器件失效。
1.2 引线键合失效
因大电流通过造成的热过应力、因键合不当造成的键合引线上的机械应力、键合引线与芯片之间的界面上的裂纹、硅的电迁移以及过大的键合压力都会造成引线键合失效。
1.3 芯片粘结失效
芯片与衬底之间接触不当可降低它们之间的导热性。因此，芯片会出现过热，从而导致应力加大和开裂，最终使器件失效。
1.4 体硅缺陷
有时候，晶体缺陷引起的故障或硅体材料中的杂质和玷污物的存在也会使器件失效。器件生产期间由扩散问题引起的工艺缺陷也会使器件失效。
1.5 氧化层缺陷
静电放电和通过引线扩展的高压瞬变可使薄氧化层即绝缘体击穿，并导致器件失灵。氧化层的裂纹和或划痕以及氧化物中杂质的存在也能使器件失效。
1.6 铝－金属缺陷
这些缺陷是由下列原因造成的：
—由于高电场引起的按电流方向发生的铝的电迁移；
—由于大电流产生的电过应力造成的铝导体损毁；
—铝腐蚀；
—焊接引起的金属磨损；
—接触窗口上的异常金属沉积；
—小丘和裂纹的形成。
器件通常要经历1个特定事件或经受1组条件才能失效。本文的其余章节描述了可造成失效的最常见事件或条件。通过了解这些原因，技术人员就可进行深入的失效分析，以生产出更可靠的产品。然而，必须记住，器件、PCB或最终产品的设计缺陷会产生导致器件失效的条件。
2 热过应力
热过应力可使半导体失效。温度过高会熔化金属材料、使塑料炭化、翘曲，使半导体芯片损毁，并导致其它类型的损伤。一般来说，器件不应在125～150℃以上的结温下工作。军品要把结温限制在110℃。用阿列尼斯(Arrhenius)公式来计算，我们可看出，把器件结温从160℃降到135℃，失效率可减小一半。
如果高温造成了失效，就应向产品设计师通报。设计师必须重新考虑产品封装和工作规范，以保证风机、散热片和其它冷却装置能使器件保持规范所定的温度范围内。大功率器件需要散热片和风机来冷却，而小功率器件则可简单地把热量扩散到周围空气中。这样，测试工程师必须在测试期保证散热片和风机处于适当位置，或保证其它散热装置能足以冷却正在进行测试的器件。
测试工程师还必须监视功率半导体和组件的温度变化，以保证它们在安全的温度下正常工作。
3 电过应力
半导体器件应在制造厂规定的电压与电流范围和功率极限内工作。当器件在超过这些安全工作条件下运行时，电过应力就会造成器件内部电压击穿，从而使器件损毁。如果电过应力产生较大电流的话，器件就会过热，这种热过应力成为加速器件失效的因素。
电路设计师通过降额使用元器件，就可把电过应力失效减至最少。此外，在电路设计中，加入诸如齐纳二极管、变阻器和滤波器之类的保护器是防止过应力到达关键器件上的有效措施。
不管是在器件的制造、测试、搬运、组装、生产阶段还是在使用阶段，静电放电(ESD)都会损害电子器件的功能。由于摩擦生电，在地毯上行走的人可产生20KV那么高的静电。此外，使用塑料部件的机器也会产生静电放电，很明显，如果把这种静电扩散到半导体中去，必然会破坏器件。
ESD不一定马上使器件失效，它可在器件中造成潜在缺陷，并在测试阶段中难于检测到。当系统在实际工作条件下运行时，这样的弱化器件就有可能很快失效。
一般来说，ESD损伤以下列方式表现出来：
—放电或电过应力对器件造成损伤。损伤会导致大于正常电流的电流产生，从而导致热过应力的产生。热过应力会熔化金属互连线，并对结造成损伤。
—强电场使结和薄氧化层造成击穿。
—ESD引发的电场能与PCB线条耦合，并产生可熔化半导体结的大电流。
—由于可控硅整流器的触发，放电会造成CMOS器件内“闩锁”。
经失效分析表明，ESD引起的闩锁是器件失效的原因之一。CMOS集成电路特别易受ESD和闩锁的损害，因为这种器件有寄生pnpn结构。
为了最大程度地减少ESD造成的失效，必须采取如下措施：
—应把电子元器件贮存于可扩散静电的管子或箱子中；
—当人工焊接时，工人应使用接地端焊接设备；
—应使用防静电工作台和地板；
—应把组件放入可扩散静电的袋子中包装。
MIL－STD－883和1686提供了元件标准，而IEC1000－4－2和EIA1361提供了设备标准，美国ESD协会制订了器件搬运标准。
器件失效主要出自于两大类问题：一是错过初始测试的器件批存在的问题，二是器件设计中发生的问题。有时会在器件批中发生超常数目的失效。这些器件通过了初始生产测试，但搬运不当、封装方法不当以及在组装、测试和发运中发生问题，使器件内部出现潜在缺陷。根据这些情况，必须重新评估输入测试与搬运等过程，并与供货商进行密切合作，加严产品规范。
|
楼主
标题置顶
标题高亮
