问一个关于cpu体系结构方面的问题（ARM）

只看该作者 · 2007-6-28 00:54

最近在看RISC cpu 核，对cache分为icache,dcache的实现很迷惑，不明白指令译码后如何区分该存入ICACHE还是DCACHE.
希望能在这个板块得到答案。（至少斑竹rickyice有研究哈）

https://bbs.21ic.com/club/bbs/list.asp?boardid=35&page=1&t=2581615&tp=%u5173%u4E8EARM%u7684%u4F53%u7CFB%u7ED3%u6784

另外请介绍下网上是否有相关资料，谢谢！

1万 · 2007-6-28 07:54

指令译码和执行是在CPU核中。

只看该作者 · 2007-6-28 08:28

多说几句

问题
图一是arm内部框图
1。图中指令CACHE和数据CACHE分开了，那么其分别存储的什么，分别是指令和数据？难道在CPU译码前就把指令给分解了分别进入指令CACHE和数据CACHE，不大可能。很多CPU都是这样，不太明白cache分开的实现机制？
2。另问指令MMU是介于外部MEM和cache之间还是介于CACHE和cpu核之间。我认为可能是后者，
另贴一图，从图中看出，cache分为指令CACHE和数据CACHE几乎是标准实现，

另外能否结合一条指令执行把ARM内核框图中的各单元动作解释一下，谢谢。
上图中准确的说只是图示了armCPU 内核和外围单元的框图，而armCPU（即图中的arm9tdmi core）内部单元类似alu,freeze,except,timer，pc等这些单元并没有画出来，

对应体系结构的标准单元来说---理下思路
上图中图示了
asb：biu即总线接口单元,
cache：一级分成指令CACHE和数据CACHE
MMU:分成指令MMU和数据MMU
WB:有时称sb,即回写缓冲，
DU:调试单元即图中TRACE INTERFACE PORT，这里不明白怎么又还有一个JTAG

图中的r13,cp15不知是什么。还有WRITE BACK PA TAG RAM好像是一个转换表，不太明白。

cpu执行时，asb从外部读取指令进入CACHE,ASB由mmu转换地址给出。。。。。。不太明白了，这里mmu也分成了指令指令MMU和数据MMU，那么地址转换如何实现呢？？？

只看该作者 · 2007-6-28 08:32

下面是标准CACHE实现。

只看该作者 · 2007-6-28 08:37

把图贴上来，21ic贴图还有限制，太麻烦了

只看该作者 · 2007-6-28 08:49

数据和指令分开的实现机制

只看该作者 · 2007-7-9 10:00

如果不分开的话，读指令和写数据就不能并行了。指令的读取是依据pc为地址的cpu总是一条一条指令读（指令cache一般只有读操作），数据cache的读写是由指令产生的典型的load,store指令都会造成数据cache的读写。而指令cache只要cpu在运行就会读的。

只看该作者 · 2007-7-24 11:25

7楼的说得好

问一个关于cpu体系结构方面的问题（ARM）

相关下载

相关帖子

谁说指令译码后才存入Cache？仔细看看你推荐的帖子中的框图

可能

方便讨论

arm框图

就是不明白这种

指令和数据是两个通道啊

re

核心会员奖章

常驻人口

奔腾之江水

技术高手奖章