[FPGA] SPARTAN-6 MCB关于同步的问题

[复制链接]
3641|30
 楼主| zhuxinyu2008 发表于 2013-11-26 11:29 | 显示全部楼层
ococ 发表于 2013-11-26 11:07
公司上不了Q~~

哦哦,那我有问题还是在这交流吧,谢谢~
 楼主| zhuxinyu2008 发表于 2013-11-26 11:30 | 显示全部楼层
ococ 发表于 2013-11-26 11:24
cmd_clk用的哪个时钟呢?

写端口用的clk0,读端口用的clk1
ococ 发表于 2013-11-26 11:42 | 显示全部楼层
zhuxinyu2008 发表于 2013-11-26 11:30
写端口用的clk0,读端口用的clk1

现在现象还是图像有撕裂?
ococ 发表于 2013-11-26 11:45 | 显示全部楼层
zhuxinyu2008 发表于 2013-11-26 11:30
写端口用的clk0,读端口用的clk1

clk0,clk1频率相差多少?
 楼主| zhuxinyu2008 发表于 2013-11-26 12:18 | 显示全部楼层
ococ 发表于 2013-11-26 11:45
clk0,clk1频率相差多少?

很少,相差0.01~0.05MHZ
 楼主| zhuxinyu2008 发表于 2013-11-26 12:20 | 显示全部楼层
ococ 发表于 2013-11-26 11:42
现在现象还是图像有撕裂?

嗯,但是挺少出现,有的时候完全正常,图像声音都没问题
ococ 发表于 2013-11-26 12:33 | 显示全部楼层
zhuxinyu2008 发表于 2013-11-26 12:20
嗯,但是挺少出现,有的时候完全正常,图像声音都没问题

这样的话 我觉得没必要在外部加缓存了。
可能是某个细节没处理好导致的。
我觉得可以这样试一下:写DDR2的时候写完3帧缓存后就不写了。固定读一帧的图像输出看看是否有撕裂产生。如果没有了说明撕裂还是在读写帧的处理上产生的,不是由于读DDR2错误产生的。
 楼主| zhuxinyu2008 发表于 2013-11-26 13:01 | 显示全部楼层
ococ 发表于 2013-11-26 12:33
这样的话 我觉得没必要在外部加缓存了。
可能是某个细节没处理好导致的。
我觉得可以这样试一下:写DDR2 ...

好方法,我试下,谢谢~
 楼主| zhuxinyu2008 发表于 2013-11-29 13:55 | 显示全部楼层
ococ 发表于 2013-11-26 12:33
这样的话 我觉得没必要在外部加缓存了。
可能是某个细节没处理好导致的。
我觉得可以这样试一下:写DDR2 ...

各种时钟情况下,试了只存一帧,固定读该帧的方法,没有任何问题。谢谢~接下来就是好好在看下我的代码,应该是哪里细节是我没考虑到的:)
ococ 发表于 2013-11-29 14:08 | 显示全部楼层
zhuxinyu2008 发表于 2013-11-29 13:55
各种时钟情况下,试了只存一帧,固定读该帧的方法,没有任何问题。谢谢~接下来就是好好在看下我的代码, ...

恩,重点查看一下切换帧的逻辑。是不是在不该切换的时候切换了~
 楼主| zhuxinyu2008 发表于 2013-12-2 10:17 | 显示全部楼层
ococ 发表于 2013-11-29 14:08
恩,重点查看一下切换帧的逻辑。是不是在不该切换的时候切换了~

嗯,谢谢:)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部