发新帖我要提问
返回列表
打印

VHDL能写类似always @posedge(clk) or negedge(clr)的语句吗

[复制链接]
3022|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
tom0606|  楼主 | 2014-4-6 11:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
edge, POS, VHDL, se, dc
我在ISE下用VHDL写成
if (clk' event and clk='1') or (clr'event and clr='0') then
  if clr='0' then
  ...  
或
if rising_edge(clk) or falling_edge(clr) then
  if clr='0' then
  ...  
XST都提示unsupported Clock statement.
VHDL是否支持类似写法，如不支持应该怎么写？
在线等答案，谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ococ| | 2014-4-6 14:33 | 只看该作者
一般都这么写：
if clr='0' then
       ……
elsif rising_edge(clk) then
       ……
end if;

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

tom0606

1

主题

1

帖子

0

粉丝