最近做一个模块，上一个版本挺好的，这个版本不知道什么原因电源部分PMIC有干扰，也不知道咋的耦合到射频部分的PLL了。
用示波器和频谱仪量DCDC输出，都看不出明显的区别。量电感的输入端，发现有干扰版本的开关方波（电感输入端）的过冲与下冲整体比前一个版本多。如下图
PMIC使用的是TI的TPS650250
尝试在L2的左端并上一个1nF的电感。过冲与下冲好了一些，射频部分的干扰也没了。
现在打算就这么干，但是对电源没有什么深入的研究，不知道这么干是不是很白，我的理解就是电容将开关的高频分量旁路到地，现在实现了，但是不知道对于整个开关电源的环路会不会有什么影响，进而影响开关电源的稳定性。这个是准备发到市场上的产品，比较谨慎，所以希望大家能给给意见。
另外关于这个干扰在调试中有一些疑惑也请教一下大家
干扰源确认是1.8V输出DCDC无疑，因为尝试1.8V直接带5.1欧姆电阻负载，只要有电流PLL的VCTXO控制电压就会有掉到0V的脉冲（正常为1.7V~1.9V变化极为缓慢）。在确认耦合路径的时候，首先将整个RF部分用屏蔽罩罩起来，但是因PCB原因，会有长度1mm的狭缝，（就是将屏蔽罩盖在PCB上，但是有几个1mm的长度无法上锡的小缝）。罩上前后干扰无任何差别（罩上后屏蔽罩后从PCB另一面抠掉一个过孔绿油测量）。现在想问的是，是否有这这几个狭缝就无法实现屏蔽效果，PLL输出为400MHz左右。还是能有所改善，因为罩上前后干扰数量目测基本一致。如果可以起到屏蔽作用，那我基本上就可以排除辐射耦合了。
传导耦合，PCB上有2个PLL，除了EN脚不共用外，其余电源，配置的DATA，CLOCK，reference clock都共用，但是靠近PMIC的那个就有干扰，后来将2个PLL的EN对调，有干扰的还是有干扰。这样不就又排除传导耦合了吗。
按照这样的排除，所有的耦合方式又被排除掉了。不知道干扰还能通过哪种耦合方式到RF（另，RF部分的PCB layout一点没动）。
希望大家能指点一二
|
楼主
标题置顶
标题高亮
