打印

关于一SPI的时序中 Hi-Z 位处理的讨论?

[复制链接]
1193|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
playlinus|  楼主 | 2009-4-11 14:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
The first 6 bits (A5 ~ A0) specify the address of the register. And next bit
mean Read/Write command. “0” is write. “1” is read. And next cycle is turn-round
cycle. And the last 8 bits are for Data setting (D7 ~ D0). The address and data are
transferred from the MSB to LSB sequentially.
The data is written to the register of assigned address when “End of transfer”
is detected after the 16th SCL rising cycles. Data is not accepted if there are less
or more than 16 cycles for one transaction.



我用普通的IO口模拟这个时序,第8位时该如何处理 ?

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

102

主题

518

帖子

2

粉丝