#define Fosc 11059200 //应当与实际一至晶振频率,10MHz~25MHz,应当与实际一至 #define Fcclk (Fosc * 4) //系统频率,必须为Fosc的整数倍(1~32),且<=60MHZ #define Fcco (Fcclk * 4) //CCO频率,必须为Fcclk的2、4、8、16倍,范围为156MHz~320MHz #define Fpclk (Fcclk / 4) * 1 //VPB时钟频率,只能为(Fcclk / 4)的1、2、4倍 T0MR0 = Fpclk / 2; /* 0.5秒钟定时
Fpclk为什么是1秒?怎么计算出来的?
|