关于ADC实验的更正说明

发表于 2008-3-4 14:12

最近有同学反映ADC实验不能完成，经查证，是由于程序的问题造成的，文件中ADC.V的变量ADC_RESULT位宽应该为12的，但书中的例程定义的只是1位，更正如下 把变量ADC_RESULT定义为12位  wire [11:0] ADC_RESULT; 附更正后的文件如下： 因我们工作疏忽给大家造成的不便，在此表示歉意。 相关链接:<a href='https://bbs.21ic.com/upfiles/img/20083/20083414911148.rar'>https://bbs.21ic.com/upfiles/img/20083/20083414911148.rar</a>

发表于 2008-3-6 15:48

  请教版主 能不能把实验的步骤详细的说明一下 还有 我在进行此实验的时候不知道该如何设置MY_ADC模块的各个参数 望指点

发表于 2008-3-6 17:57

如果我设置的ADC是8位或者10位的，那么输出结果ADC_RESULT是否可以自动调整到相应的位数？？我之前做过实验好像输出只能是12位不知道是否正确

发表于 2008-3-20 12:33

请问工程师：按照你们提供的程序，怎么AD模块综合不了？请工程师给个比较详细的操作步骤，或者能否像之前的实验例程提供整个完整的project给我们下载。谢谢～～～

发表于 2008-3-20 20:21

看了软件里的帮助，才知道如果是8位或者10位的话，最后4位或者两位是接地了的。希望对看到的人有所帮助。而且很多问题看看帮助信息可能会有答案的：）不过需要看英文

发表于 2008-4-7 15:43

这个例程结果不对   不知为什么  难道没有人调试过吗？ 明显连仿真都不对的  

[Actel FPGA] 关于ADC实验的更正说明

相关帖子

我还是做不下去

请问斑竹？？

综合不了

我的问题解决了

啊啊

浏览过的版块