21ic电子技术开发论坛 › 已关闭版块 › ZLG › 请教版主 生成8051网表过程？
返回列表 发新帖我要提问

[Actel FPGA] 请教版主 生成8051网表过程？

[复制链接]
1690|1
 楼主| happy1986 发表于 2008-3-8 17:35 | 显示全部楼层 |阅读模式
core, ev, Actel, TE, 总线接口
我在CoreConsole v1.4下配制的CORE8051，导入Actel Libero IDE v8.1中，就成如下图所示的样子，想问一下，怎么样才能做到和例程那样，引出的是p0o p0i以及存储器总线接口？？
回复

收藏 举报

相关帖子
lytga 发表于 2008-3-10 12:54 | 显示全部楼层

re

你只例化了顶层模块，下面的模块你都没有例化，请注意顶层模块下面的模块都是打上了红色的问号，请把子模块引入。要引出PO，P1,只要在顶层文件中引出就可以了
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

happy1986

30

主题

62

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部