KL27 ADC 采样引脚设计注意点

发表于 2016-1-6 19:47

使用MKL27Z64VFM4 芯片，PTE30 引脚做为 ADC 输入引脚，经过配置后，通过改变 PTE30 引脚的电压，发现输出的 ADC 采样值永远是接近 ADC 转换位的最大值,比如配置为 12 位，则转换值大概 4095。是什么导致这个问题的呢？通过 KL27P64M48SF2RM.pdf 发现， MKL27Z64VFM4 芯片是 32QFN 封装的， 9脚标志为 PTE30，并且还被标了了 VREFO，默认的选择是 ADCSE23 的同时，还是VREFO 引脚。

发表于 2016-1-8 23:50

很有参考意义！我也在使用 MKL27Z64VFM4

https://item.taobao.com/item.htm?id=525835391557

发表于 2016-1-10 16:32

这个芯片用的还算是比较多的，就是资料少了点

[Kinetis] KL27 ADC 采样引脚设计注意点

相关帖子

浏览过的版块