21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › CycloneIV控制DDR2的最大时钟频率是多少？
返回列表 发新帖我要提问

[FPGA] CycloneIV控制DDR2的最大时钟频率是多少？

[复制链接]
4308|5
 楼主| herozoujie 发表于 2016-1-25 20:59 | 显示全部楼层 |阅读模式
cycloneIV, DDR, 控制, 时钟频率, AN
用的FPGA是CycloneIV,速度等级-6，手册上只写了最大时钟频率是200Mhz,DDR2的控制引脚分配在bank3和bank4。实际应用的时候这个时钟能跑到多快呀？
回复

收藏 举报

相关帖子
汉水之子 发表于 2016-1-26 09:46 | 显示全部楼层
可以在手册中DDR相关部分找到具体要求的
回复

收藏 举报

 楼主| herozoujie 发表于 2016-1-26 18:27 | 显示全部楼层
我没找到呀！！！
我在altera的论坛上也问过，回复是不能超过200Mhz！
回复

收藏 举报

 楼主| herozoujie 发表于 2016-1-26 18:27 | 显示全部楼层
网上有说166Mhz是最大
回复

收藏 举报

 楼主| herozoujie 发表于 2016-2-19 16:39 | 显示全部楼层
我来回复下自己吧：-6等级，top,bottom bank可以到200Mhz, left, right bank 到167Mhz.
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

herozoujie

70

主题

152

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部