21ic电子技术开发论坛 › 综合技术交流 › 模拟技术论坛 › 数字锁相环如何测试

数字锁相环如何测试

2727|0

楼主| tedazsx 发表于 2009-9-7 20:54 | 显示全部楼层 |阅读模式

用fpga实现的数字锁相环，
看了一些书，都是讲的模拟电路怎么测试，无法对应到fpga实现的锁相环的测试。
1）有的参数环路增益，阻尼因子等，都是事先设计好的，用matlab算出来，然后照着实现的。但做好后，如何测试它符合设计要求呢？
2）还有一些重要的参数，比如相位噪声，环路信噪比，频率响应，应该怎么测试呢？？
还有哪些参数需要测试？

收藏0 举报

相关帖子

• 急求基于FPGA的万年历设计，如下
• 基于LZO的无损数据压缩IP，高性能压缩速率32Gbps，适用于FPGA&ASIC
• CH569和FPGA通信
• AWR1642+DCA1000无法识别FPGA
• RISC-V发展及FPGA厂商为什么选择RISC-V
• 项目承接，单片机 FPGA 原理图设计PCB代画样品打样元器件代采
• 高性能PCIe 3.0软核，x1~x16，支持EP/RC，AXI4接口，内置DMA控制器，适用ASIC和FPGA
• 请教有没有类似 PGA281、带宽50M以上的的可编程仪表放大器？
• 学完基础的verilog语言后如何进一步学习fpga
• NVMe高速传输之摆脱XDMA设计21: TLP读处理优化

返回列表发新帖

tedazsx

14 主题	54 帖子	0 粉丝

关注
私信

数字锁相环如何测试

相关帖子

浏览过的版块

技术新星奖章