用altium designer遇到的问题。

登录 · 发表于 2010-1-4 22:51

本帖最后由 beckham 于 2010-1-6 22:28 编辑

上面的图没有什么实际意义，我随便画了几个元件示意一下，当不放VCC和GND时，导入到PCB图中没问题，可是只要添加了VCC和GND，结果导入时总出现图二和图三的提示，这是为什么？
。。。
两天后。。。
现在这个问题解决了，也不知怎么好的，反正再次导入就没有图二图三的提示了。还是比较晕....
5楼的问题依然存在......

发表于 2010-1-4 23:58

点YES,按正常操作，没有关系的

发表于 2010-1-4 23:59

这个是正常现象，因网络表中NET名字有变动，你按我上述方法，第二再UPDATE就不会再有警告了...

登录 · 发表于 2010-1-5 07:52

点YES后出现，按>和continue,还是出现如下错误提示

登录 · 发表于 2010-1-5 13:24

又随意画了图，生成网络表，结果没有VCC，奇怪了，快崩溃了.....
[
R1
J1-0603
Res3

]
[
S1
DIP-8
SW-DIP4

]
(
NetR1_2
R1-2
S1-5
S1-6
S1-7
S1-8
)
(
GND
R1-1
S1-4
)

登录 · 发表于 2010-1-6 22:05

本帖最后由 beckham 于 2010-1-6 22:14 编辑

我自己画的原理图，导入到PCB环境下出现以下提示

而打开别人的原理图，出现另一种提示

为什么不一样啊？

登录 · 发表于 2010-1-6 22:11

本帖最后由 beckham 于 2010-1-6 22:35 编辑

我的图点击validate changes后出现错误提示

点击execute change后出现以下提示

不知道哪里出问题了？？？？？？？？？？？
为什么我画的图导入时总出现add pins to nets 的提示，而别人的是add nets的提示？

发表于 2010-1-7 11:12

首先确认你的器件库PIN脚定义正确，然后仔细画一个比较合理的原理图再试试，你原理图不符合规范，结果就是让你头疼

发表于 2010-1-7 20:45

这些元器件都是AD自带的库里面的，我想每个元器件定义应该没问题，编译成功也说明这一点。

发表于 2010-1-9 16:38

今日结贴。问题解决。出现上述问题的原因是：工程中画完SCH文件，编译成功，又创建了PCB文件，在PCB文件中导入，导入后，我又全选，把元器件全删了，然后又重新导入，结果出现上述问题。呵呵。可以把PCB文件移除，另外建一个新的PCB文件，问题解决。

发表于 2014-8-4 15:09

发表于 2014-11-18 18:00

我也出现类似问题，不知道怎么解决。就是导入到PCB中后VCC和GND不见了，可能是改成了别的名。怎么改回来？

发表于 2015-3-25 16:51

beckham 发表于 2010-1-9 16:38
今日结贴。问题解决。出现上述问题的原因是：工程中画完SCH文件，编译成功，又创建了PCB文件，在PCB文件中 ...

哈哈，正解，我也是这样。。。

用altium designer遇到的问题。

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

技术奇才奖章

社区建设奖章

甘甜之泉水

常驻人口

希望之星奖章

精英会员奖章

技术导师奖章

奔腾之江水

十世金身

涓涓之细流

技术高手奖章

以坛为家

技术新星奖章