上升沿触发它的触发电压是如何定义的？

发表于 2010-4-3 21:04

上升沿触发它的触发电压是如何定义的？是不是要达到VCC的90%才会触发？比如说TTL电平，是不是要5*90%=4.5V以上才算有一个触发呢？

发表于 2010-4-3 21:51

问这个干吗

发表于 2010-4-4 10:26

好像还有个时间要求吧

发表于 2010-4-5 10:13

TTL我记得是2V左右吧，CMOS的要高

发表于 2010-4-5 21:21

2# yidou
想排除干扰

发表于 2010-4-5 21:21

3# tiger2010
有这么一说？

发表于 2010-4-5 22:16

这个应该看一下你用的芯片的具体的时序要求

发表于 2010-4-7 22:37

datasheet 上没有吗

发表于 2010-4-23 22:37

要这个明确的定义

发表于 2010-4-27 14:45

应该是从低电平到高电平的一个变化过程,高/低电平的定义一般datasheet 都有.
这个,还需要一个时间,一般是几个CLK.

发表于 2010-4-28 00:02

有些IC对边沿陡峭程度比较敏感，如果是单片机的话一般都是由采样电路实现的，对边沿不敏感

登录 · 发表于 2010-4-28 10:43

高/低电平的定义这边有MPC89E51的例子.

[疑难问答] 上升沿触发它的触发电压是如何定义的？