请教FPGA的硬件设计问题，谢谢

登录 · 发表于 2010-4-7 17:17

使用FPGA产生时序和待测模块通讯，来测试待测模块。FPGA的管脚电压为3.3V，而待测模块为5V。请问FPGA和待测模块之间如何连接？FPGA的时序为ns，us级的，谢谢指教

发表于 2010-4-7 17:29

本帖最后由 wycawyc 于 2010-4-7 17:31 编辑

用过altera的，各io bank可以单独供电。改变端口供电电压就行了。前提是你的io 脚要能支持这种接口电压。查查datasheet吧。
ns级可能还要关注一下信号完整性问题。

发表于 2010-4-7 19:06

见过这个，记得当时用了一款芯片好像是224

发表于 2010-4-7 19:19

有些FPGA的I/O口是和TTL电平兼容的如果不兼容可以选择电平匹配器件如4245等可到TI的网站上查看。

发表于 2010-4-7 20:17

电平转换吧

发表于 2010-4-7 20:26

可以用16245

发表于 2010-4-8 09:15

本帖最后由 guozhengang 于 2010-4-8 09:18 编辑

6# gucheng82

发表于 2010-4-8 12:45

74LV4245类似的原件可以实现电平转换，

发表于 2010-4-9 13:05

找了一款芯片SN74alvc164245 ,可以么?速度应该满足把

发表于 2010-4-9 21:30

现在的FPGA大都不太支持5V的，估计和楼上说的一样，如果速度不太快就用4245

发表于 2010-4-20 17:05

串个电阻就行

发表于 2010-4-20 17:48

双向信号电平转换，用个MOS管，3个脚怎么接：
1,G接3.3V
2,D电阻上拉到5V，这个是5V边的信号
3,S接3.3V边的信号

发表于 2010-4-20 18:22

fpga到5V系统不需要转换.
5V到fpga,速度慢的直接传个电阻,速度快的用74.

发表于 2010-4-22 15:53

最好用个电平转换的IC，看下datasheet，了解此IC的时延，最大传输速度等。
如果你的FPGA是5V耐压的评估下没问题也可以。但也要看下你的待测模块的是5Vttl电平还是CMOS电平。

发表于 2010-4-22 19:44

lz要是确定是ns级的就不用折腾了，瞎折腾

ns级的通信模块，电平标准是？

us级还能玩玩

发表于 2010-4-23 20:56

15# yadog 请具体指教指教。谢谢
本人不太明白

发表于 2010-4-24 17:51

TI和IDT有ps级的电平转换芯片，25-35ps的样子
www.icbase.com上面应该有

能不能说的具体点？谢谢，本人新手，这方面接触不多