请教FPGA的硬件设计问题，谢谢

登录 · 发表于 2010-4-7 17:17

使用FPGA产生时序和待测模块通讯，来测试待测模块。FPGA的管脚电压为3.3V，而待测模块为5V。请问FPGA和待测模块之间如何连接？FPGA的时序为ns，us级的，谢谢指教

发表于 2010-4-7 20:42

6245类接口

发表于 2010-9-27 00:07

要看待测模块的电平要求，看datasheet 高底电平电压分别是多少

发表于 2010-9-27 00:09

补充供电是5v 但高电平不一定就是5v 比如说是大于2.4v 之类的所以要看datasheet

发表于 2010-9-27 22:09

可以用74LVC4245这类的电平转换器件。我一般的情况下没用，直接串个限流电阻就没问题了

发表于 2010-10-4 08:43

我也是经常用１Ｋ的限流电阻匹配，也可以用二极管反串使用．

发表于 2010-10-4 17:10

同意楼上，
反串以后 FPG的内部上拉应该开启吧