我基于ACTEL APA600制作了一个微型系统，管脚是在没有开发好FPGA器件时事先在电路图中分配好的。现在我的PCB板子已经出来了，我在进行这块片子的开发时遇到这样
一个棘手的问题。我在IDE中开发我FPGA，综合我的硬件代码后在I/O assignment时发现，
我有一个输入信号被锁定为只能分配全局管脚，而我事先在板子上对这个信号输入分配的管脚
恰好不在全局管脚上。更郁闷的是，我没有办法在调整，因为这些信号都是固定的。请问，
对于这样的情况，我该怎么解决？能不能通过片子内部进行某种设置，把这个信号引到全局网络上？
谢谢！ |
|
楼主
