21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › vivado仿真出错

[FPGA] vivado仿真出错

757|0

楼主| lucky_god 发表于 2017-4-6 11:47 | 显示全部楼层 |阅读模式

仿真一直出错事例是简单的反相器请问怎么解决 vivado2015.4
[USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'D:/VivadoPro/clk/clk.sim/sim_1/behav/elaborate.log' file for more information.

收藏0 举报

相关帖子

• Verilog：有符号数加法器
• 步进电机细分控制算法
• GPIO写保护功能小用一下
• ZCC5069-具有功率限制功能的9V至80V热插拔控制器替代LM5069
• __attribute__((__packed__)) 无效的问题
• matlab从入门到精通
• ST32无法进入调试模式
• “make -j4 all”以退出代码2终止。
• 一个关于 memory.h 文件和 ExtMem_Boot 的问题
• STM32Cube IDE调试启动过程中出错

返回列表发新帖

lucky_god

1 主题	1 帖子	0 粉丝

关注
私信

[FPGA] vivado仿真出错

相关帖子

浏览过的版块