连在一起?

发表于 2017-4-14 22:56

合众达开发板的原理图和TI的原理图上Flash的OE#端和DM642的AARE#（J25）连在一起的，但是有的书上是把Flash的OE#端和AAOE#（J24）连在一起的。这是为什么呢？

发表于 2017-4-14 22:58

没啥特殊的啊

发表于 2017-4-14 23:03

为什么

发表于 2017-4-14 23:05

就是dsp出来的aoe,are,awe,信号通过cpld在接到flash的相应管脚，6713的dsk就是这样，我在我们公司里看到的一块电路，也是这样

发表于 2017-4-14 23:06

对，所以，我觉得唯一可能的用处，就是等cpld/fpga完成配置后，dsp才开始boot

发表于 2017-4-14 23:08

这样，保证dsp工作的时候，外围的器件已经准备好了。

发表于 2017-4-14 23:10

楼上几位把我要说的说的了，呵呵

发表于 2017-4-14 23:13

看看数据手册，看看AARE#（J25）和AAOE#（J24）管脚的意思，大概就能知道了吧。

发表于 2017-4-14 23:15

cpld配置，这样就好理解了呵呵

发表于 2017-4-14 23:17

6713的dsk就是这样。行！

发表于 2017-4-14 23:19

这个需要看看两边各自的时序啦

发表于 2017-4-14 23:22

其实还是不大明白，我再琢磨琢磨吧，多谢了哈，结贴了先