21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › cpld和dsp16位总线相连，24位数据如何传输？ ...
返回列表 发新帖我要提问

cpld和dsp16位总线相连，24位数据如何传输？

[复制链接]
1139|2
 楼主| 寻觅不倒翁 发表于 2017-4-17 14:04 | 显示全部楼层 |阅读模式
CPLD, DSP, 总线, verilog程序, 同步时钟
请教各位，cpld和dsp通过16位数据总线相连，在cpld内部有3个24位数据，请问如何传输给dsp？能否通过同步时钟的锁存器来实现？求verilog程序，谢谢，我自己写的程序quartus综合后逻辑单元为0，实在不知哪里出问题了，谢谢各位。
回复

收藏 举报

相关帖子
mcu5i51 发表于 2017-4-17 16:48 | 显示全部楼层
数据位数不一样，只能多次了，或者修改总线位数
回复

收藏 举报

 楼主| 寻觅不倒翁 发表于 2017-4-17 18:09 | 显示全部楼层
mcu5i51 发表于 2017-4-17 16:48
数据位数不一样，只能多次了，或者修改总线位数

硬件定了不能修改总线位数，要分两次发，但是我程序没写对
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

寻觅不倒翁

8

主题

28

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部