电容耦合夹耦合的脉冲干扰如何屏蔽？？

发表于 2010-8-24 23:05

我们正在过计量认证，在做群脉冲时发现通过220VAC电源线耦合的脉冲，可以有效的滤除，但是在通过电容耦合夹耦合到电缆线上的干扰却很难滤掉。我们的电缆采用的4芯屏蔽电缆，屏蔽层接地也没办法通过，主具体表现就是我们设备上的一个液晶屏，试验时老是花屏，控制芯片工作正常。脉冲强度大概2kV吧。希望各位高手赐教

发表于 2010-8-25 02:20

共模电感+磁珠

发表于 2010-8-25 12:51

可以再增加一层屏蔽试一下，不行的话只能通过共模抑制器和磁环了

发表于 2010-8-25 19:25

液晶屏完全接地，加屏蔽罩，信号线和电源做滤波。以前遇到过这样的情况。还有，可以通过软件增加刷屏频率。

发表于 2010-9-25 15:28

如果PCB设计的差，想通过加几个元件就能解决的，基本都不现实。

LZ做的是外部IO口的EFT测试，典型的传导干扰，弄好PCB比什么都关键，如果PCB设计过关，别说是拿2KV,就是4.4KV都没问题，否则的话，还可能出现即使2KV能够，但1KV或者其他等级挂掉的现象。

发表于 2010-9-25 15:30

如果想简单应付过关，可以用质量比较好的屏蔽线试试，主要把屏蔽线的屏蔽层接到电源最近的地上，这样也许能过。

发表于 2010-9-29 09:05

怎么会有这么多的解决方案？学习了：-）

发表于 2010-9-29 11:15

解决方案越多越好，集思广益嘛

发表于 2011-3-2 23:09

我经过多次实验发现每当进行干扰时，PCB板上的电路中存在不少的脉冲干扰，用示波器看的，但是示波器不接在电路中，只是靠近试验仪器，也会看到很多的干扰波形，是不是可以说明干扰客观存在，而且不好滤除（关键是我不知道如何绘制PCB能有效降低这些干扰），在液晶的控制信号线和电源线中都添加了磁珠也没什么效果。后来就像干扰是脉冲式的，而且频率很高，如果能把控制电路由边缘出发改为电平出发是不是会好些，但是液晶屏控制逻辑是确定的，不能修改。最后的处理办法是减少液晶屏的刷新次数，没有变动的数据就不读写液晶，这样在干扰信号到来时，也就不会因为受干扰导致读写信号错误了，液晶受干扰的几率会小很多，经过实验发现效果良好，基本没有再出现过花屏的现象，但我总觉的这中处理办法治标不治本，如何从硬件上改进对我来说还是一个难题

发表于 2011-3-3 15:53

我经过多次实验发现每当进行干扰时，PCB板上的电路中存在不少的脉冲干扰，用示波器看的，但是示波器不接在电路中，只是靠近试验仪器，也会看到很多的干扰波形，是不是可以说明干扰客观存在，而且不好滤除（关键是我 ...
zyp898989 发表于 2011-3-2 23:09

你有很多理解有所偏颇。
‘示波器不接在电路中，只是靠近试验仪器，也会看到很多的干扰波形’，这是因为示波器探头等被干扰出感应电压了，示波器探头到内部检测通道的阻抗很大，有很小的感应电流都能产生很强的感应电压。

‘是不是可以说明干扰客观存在，而且不好滤除’，应该说噪声是客观存在的，可以通过合适的方法得到相对可接受的合理滤波效果。

发表于 2011-3-3 15:57

‘但我总觉的这中处理办法治标不治本，如何从硬件上改进对我来说还是一个难题’
软件也是纠正错误的一种手段，但一般只是作为辅助手段，主要还是要依靠硬件，硬件一般包括电路和PCB，在电路没有很大的风险设计的前提下，一般治本的办法在于PCB的设计。
而很多人往往都是在PCB设计上掉坑里爬不上来，:D 根据我的判断，你，也属于这一群体中的一个。

发表于 2011-3-10 13:06

9楼的正解。。。

发表于 2011-3-18 09:15

如果是屏蔽电缆，耦合还出问题，最大的问题是屏蔽电缆的屏蔽层接地有问题，上周刚去参加了2800元2天的EMC培训，讲了这个问题，屏蔽层接地好的话根本耦合不到内部电缆，接地不好的话就很难说了

电容耦合夹耦合的脉冲干扰如何屏蔽？？

相关帖子

浏览过的版块

技术奇才奖章

无冕之王奖章

沉静之湖泊

以坛为家

技术导师奖章

七世轮回

技术高手奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

精华达人奖章

欢快之小溪

经常做客