21ic电子技术开发论坛 › 综合技术交流 › 模拟技术论坛 › 请教这个运放 输入端 加的上拉电阻的作用(图) ...
12
返回列表 发新帖我要提问

请教这个运放 输入端 加的上拉电阻的作用(图)

[复制链接]
11435|24
lisong1120 发表于 2011-10-12 12:48 | 显示全部楼层
感觉是11楼的说法,类似在位检测信号.
输入有,一个状态,
输入无,一个状态
回复

收藏 举报

nj21ic 发表于 2011-10-14 08:26 | 显示全部楼层
高手如云啊
回复

收藏 举报

kinyni 发表于 2012-3-14 17:52 | 显示全部楼层
同求解答
回复

收藏 举报

shell.albert 发表于 2012-3-14 18:48 | 显示全部楼层
今天，我也遇到一个这样的电位，一模一样，
如果是抬升电平的话，应该把运放搞一个加法器，直接抬升，这显然不是
而且我使用pspice仿真Vin: 2Vp-p,1KHz，加不加这个上拉电阻，意义不大，后一级跟随Vin=Vout
回复

收藏 举报

slim443 发表于 2012-9-25 10:02 | 显示全部楼层
:)
回复

收藏 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部