21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › route delay很大的design,ISE如何约束更容易meet timing ...
12
返回列表 发新帖我要提问

[modelsim] route delay很大的design,ISE如何约束更容易meet timing

[复制链接]
7406|24
tikelu 发表于 2011-6-20 11:14 | 显示全部楼层
我个人认为使用RLOC约束
回复

收藏 举报

wahahaabc 发表于 2011-6-20 13:18 | 显示全部楼层
21# tikelu
使用使用RLOC约束以后，MAP总是错误
回复

收藏 举报

davines 发表于 2011-6-20 21:28 | 显示全部楼层
值得学习的贴子一定要顶起来。
回复

收藏 举报

teet 发表于 2011-6-21 10:16 | 显示全部楼层
新手路过，我回去看看是不是MAP总是报错
回复

收藏 举报

teet 发表于 2011-6-21 10:16 | 显示全部楼层
很长见识了
回复

收藏 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部