通过FPGA实现算法

发表于 2011-5-13 23:52

最近在搞一个东西，打算使用Sparten6的FPGA实现浮点数的幂指数和开立方的运算。有没有朋友做过这方面的研究，希望能够给指点一二。

发表于 2011-5-14 10:14

先确定一下你需要达到的精度吧

登录 · 发表于 2011-5-14 10:23

小数点后面保留4~5，整数位4位。查了几篇**，和大家共享一下。

发表于 2011-5-14 10:33

嗯，cordic强大，发现好多地方都在用

发表于 2011-5-14 23:35

很好……:)

发表于 2011-5-15 19:09

嗯，很好很强大。

发表于 2011-5-16 22:31

很强大

发表于 2011-5-16 22:47

恩，挺好……

发表于 2011-5-17 10:50

小数点后面保留4~5，整数位4位。查了几篇**，和大家共享一下。
sinetech 发表于 2011-5-14 10:23

“小数点后面保留4~5，整数位4位。”
你是要用定点数吗？

发表于 2011-5-17 12:30

应该不是定点数的意思.
是精度吧.
算下来数据长度在16位即可.
可以用SYSTEM Generator 搭一个

发表于 2011-5-17 12:51

既然精度已经定下来了，就直接用定点数呗。

另外，SysGen是面向硬件的，最后落到FPGA上时也是要定点数的吧？

发表于 2011-5-17 21:02

小数位宽和整数位宽都确定下来了，就是定点运算了
另外要确定上溢和下溢的处理

发表于 2011-5-17 23:44

进来学习

发表于 2011-5-19 14:38

最终的结果小数点后保留四位即可。不过中间要经过多步流水计算，为了尽量保证精度中间运算过程打算多保留两位。不过也可以理解为定点运算。

发表于 2011-5-20 10:49

在嵌入MB的时候，有一个浮点单元，不知是否有用

发表于 2011-5-20 14:29

学习了

发表于 2011-5-20 15:26

在嵌入MB的时候，有一个浮点单元，不知是否有用
明空发表于 2011-5-20 10:49

看楼住的意思，是想自己来实现

发表于 2011-5-21 10:13

既然精度已经定下来了，就直接用定点数呗。

另外，SysGen是面向硬件的，最后落到FPGA上时也是要定点数的吧？
atua 发表于 2011-5-17 12:51

SysGen确实是定点数运算,但是在搭建模块的时候,可以随时调用数据转换模块,来实现浮点数的特点,但是总的数据长度最好固定.否则可能会出现截断误差.

发表于 2011-5-29 08:54

顶起来

发表于 2011-5-29 23:22

恩，system gen

[Quartus] 通过FPGA实现算法