寄存器赋值的问题

[复制链接]
2795|3
 楼主| ljl86400 发表于 2011-6-2 13:38 | 显示全部楼层 |阅读模式
-------------------------------程序---------------------------------------
module mod6_cnt(clk,rst_n,cnt_out);

input clk;
input rst_n;
out_put[5:0] cnt_out;
reg[5:0] cnt_out;

always @ (posedge clk or negedge rst_n)
begin
   if(rst_n==1'b0)
        cnt_out<=5'd0;
else
   if (cnt_out==6'd49)
         cnt_out<=6'd0;
       else
         cnt_out<=cnt_out+1;
end

endmodule
----------------------------------程序结束---------------------------------
此程序计数到五十之后,寄存器 清零,重新开始计数,现在我想在计数“五十”之后用同一个计数器计数“六十”,记完之后重新计数“七十”这样一直下去,就是给寄存器
“cnt_out"重置计数模数,应该怎样实现???
xiaotann 发表于 2011-6-16 20:04 | 显示全部楼层
重新开始计数
sxhhhjicbb 发表于 2011-7-9 22:30 | 显示全部楼层
再申请二个bit的reg,记住当前是模50,模60,模70。的三个状态。可以用case 表达。
lwq030736 发表于 2011-7-10 12:02 | 显示全部楼层
用状态机
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

12

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部