上升沿触发它的触发电压是如何定义的？

发表于 2018-1-1 18:06

上升沿触发它的触发电压是如何定义的？

发表于 2018-1-1 18:10

是不是要达到VCC的90%才会触发？

发表于 2018-1-1 18:13

好像还有个时间要求吧

发表于 2018-1-1 18:17

比如说TTL电平，是不是要5*90%=4.5V以上才算有一个触发呢？

发表于 2018-1-1 18:19

TTL我记得是2V左右吧

发表于 2018-1-1 18:22

CMOS的要高

发表于 2018-1-1 18:32

问这个干吗

发表于 2018-1-1 18:48

想排除干扰

发表于 2018-1-1 18:50

datasheet 上没有吗

发表于 2018-1-1 18:52

在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。上升沿是0—>1

发表于 2018-1-1 19:00

看datasheet上的Vih
5V的TTL的Vih至少要2V，CMOS要3.5V。
不是达到这个值才会触发，而是达到这个值才是可靠的高电平，就单个器件来说，可能不到这个值就触发了。

发表于 2018-1-1 19:02

应该是从低电平到高电平的一个变化过程,高/低电平的定义一般datasheet 都有.
这个,还需要一个时间,一般是几个CLK.

发表于 2018-1-1 19:05

有些IC对边沿陡峭程度比较敏感，如果是单片机的话一般都是由采样电路实现的，对边沿不敏感

发表于 2018-1-1 19:07

不知道你用哪个单片机手册上都会写的

发表于 2018-1-1 19:12

不同的电平触发点不一样。TTL/CMOS/ECL等等。

发表于 2018-1-1 19:14

哪款MCU，手册上有关电气特性部分应该有说明的吧

发表于 2018-1-1 19:17

大于3.5伏的电压规定为逻辑高电平；小于0.3伏的电压规定为逻辑低电平

发表于 2018-1-1 19:22

芯片手册上有相关电气特性部分应该有说明的吧

发表于 2018-1-1 19:25

其实还是不大明白，我再琢磨琢磨吧，多谢了哈，结贴了先