苦啊，快虚脱了

发表于 2007-12-7 15:39

4级FET不通过，CPU复位，天天抱着干扰仪，我都快虚脱了。 后面有无数双眼睛盯着我，有无奈，有期待，也有恐惧。 再有半个月还搞不定的话，就出大事了，救命啊！

发表于 2007-12-7 15:46

千万别死鸭子嘴硬啊...

发表于 2007-12-7 15:47

发表于 2007-12-7 15:55

不是我嘴硬啊，早跟老板说要请外援了，可老板不表态，请外援要钱的，总不能自己掏吧！     发这个贴是因为苦闷，EMC求助嘛，不是简单地把图纸发上来就可以的，还有机箱、结构等。再说了，这么复杂的问题，怎好意思让大伙义务帮我呢！

发表于 2007-12-7 15:59

确实，EMC没有小事， 搞不定的就是搞不定 LZ还是做好走人的准备吧...

发表于 2007-12-7 16:32

  人多力量大

发表于 2007-12-7 16:34

我得养家糊口啊

发表于 2007-12-7 16:44

发表于 2007-12-7 16:54

不知道怎么贴啊，光原理图加起来就有几十页，PCB更是无从下手了，再说公司还有保密规定。

发表于 2007-12-7 20:33

发表于 2007-12-7 20:36

cpu周围的图可以切个吧！ 要保密，又不请外援，又要解决问题，那只有靠个人了

发表于 2007-12-10 16:32

以前做过一些高可靠的产品，EFT-3也就差不多了，有一次接手一个EFT4的整改项目，当时一看图纸我傻眼了，直接从方案重新做起，3天画6块4层板，加急48小时加工，2天焊接调试，花3天为5个处理器写代码，1天系统联调排错，1天内部测试，1天坐火车去许昌测试。同时这边批量加工，测试结果出来立即发货，结果很幸运测试一次通过！       这次整改经验总结也许对你有帮助： 1。选一款稳定的CPU。摩托罗拉的CPU才是王道，绝对的稳定！充斥国内市场的ATMEL之流的CPU在干扰下全变成垃圾。而且40MIPS的运算速度被我降到4MIPS，降频能提升稳定性。以前用ATMEL / Philips / Silabs，甚至TI的处理器怎么都难过3级。 2。端口滤波器，一个都不能少。这次选用了很粗很长的磁珠，效果明显。 3。多层板，完整地平面，提升稳定性帮助很大。如果双面板，没办法保证地平面完整，就尽量保证退偶环路面积最小。 4。光电隔离。常识。但绝非那么简单。必须小心仔细的布局，通过块状布局严格保证被隔离的电路于主电路之间电容尽可能小。要知道，如此高频高压脉冲可以轻易跨过任何你想不到的潜在分布电容！ 5。电源滤波器+DCDC隔离，非常有效。 6。数据线差分传输，强大的抵御干扰能力，效果显著 7。绝对禁止“总线”这种东西！坚决消灭！原来的设计失败的原因就是将CPU总线引出，看似省了资源，实际上总线是CPU对干扰最敏感的部分，总线式设计等于让干扰“向我开**”。这次的新设计用了5个CPU去做原来1个CPU要做的事，但消除了总线扩展。处理器间通过差分的422串行数据传输交流数据与指令。每个数据祯还加了CRC校验，确保数据传输过程中万无一失。

发表于 2007-12-10 21:35

发表于 2007-12-10 22:33

高频PCB规则(EMC等级: EFT4): 1 选一款稳定的CPU(motorola的CPU最稳定). 降频提升稳定性(运算速度降到4MIPS). 2 端口滤波器(选用很粗很长的磁珠). 3 电源滤波器+DC/DC隔离. 4 光电隔离. 通过块状布局严格保证被隔离的电路与主电路之间电容尽可能小. (高频高压脉冲可以轻易跨过任何想不到的潜在分布电容) 5 尽量保证完整地平面. 无完整地平面就尽量保证退偶环路面积最小. 6 使用统一地, 将PCB分区为模拟部分和数字部分. 7 使高频信号线通过的Via最少. 8 避免多条高频信号线近距离平行走线(禁止"总线"这种东西). 无法避免的, 可在平行信号线的附近层布置大面积GND来减少干扰. 走线的方向尽量相互垂直. 9 使用星型结构(从电源的Vcc到每一个IC的Vcc都用独立的通道相连)的电源分布. 10 对重要的信号线或局部单元实施地包围. 11 IC的GND附近最少使用4个via接地. 12 导线宽度不要突变, 导线的拐角应大于90度, 禁止环状走线. 13 数据线差分传输. MCU间通过差分的422串行数据传输交流数据与指令, 每个数据帧加CRC校验.

发表于 2007-12-10 22:43

其实让我放开手脚，也不是没有办法，因时间太紧，不允许更换CPU，因为根本没有时间来移植和测试近十万行的软件？     装置内有两颗CPU，一颗是TI的DSP，即使FET打到5KV该DSP也纹丝不动。另一颗是三星的44B0X，打到3KV就有可能出错，一般是直接打出data_abort或者undef，也有看门狗复位的情况。程序出错后，我校验了一下ram中的代码和数据，是正确的，我写了一个完全在cache内执行的小测试程序也照样出错。     我做了一个测试架，比较44B0X和DSP在相同条件下的抗FET能力，结果相差8倍，又不能更换CPU，奈何？     其实我已经做了很多努力，包括装置插件的布置、PCB的布局和布线，使44B0X达到3KV，超过FET 3级（2KV），DSP则超过仪器极限（5KV），已经是我水平的极限了。只能怨数年前选CPU时考虑不周，造成今天的苦果。

发表于 2007-12-10 22:49

   这几年几近愚昧的ARM狂潮造成的后果。好在这股狂潮开始冷静了。

发表于 2007-12-12 09:04

如果拿4.5KV来打，每次打1分钟，10次中有9次是可以通过的，可这次是客户监造，由客户拿去打，由客户操作，我们只是在旁边陪着，领导又要求万无一失，因为这个单子特别重要。 用4KV来打的话，通过率还要高一些。 曾经出现过3.5KV被打死的。 考虑到10%以上的余量，只有3KV是可以拍胸脯可以通过的。

发表于 2007-12-12 19:44

拿4.5KV打是因为61000-4标准中规定EFT设备的输出电压误差10%，4KV*110%=4.4KV。至于飞线，想都别想，客户不但要开机箱，还要对板件拍照，还要记录里面主要芯片型号，以备将来批量验收。

发表于 2007-12-12 20:06

发表于 2008-1-8 21:30

在用户六双眼睛的严密监视下，总算顺利通过测试，可以松一口气了。 搞完这个项目，我的djyos系统也可以有时间继续了，歇了几个月，忘得七七八八了，都不知道从哪里下手，唉，我这记性！

苦啊，快虚脱了

相关帖子

寻找外援啊，直接对上头说就是了，没什么怕的

呵呵，发贴求助

不是我嘴硬

要么就是你的项目不重要，要么就是你们老板不是做大事的

可以贴上来大家帮你看看。

走人？哪里收留我

贴了再说吧~~~~~~

多谢楼上好意

靠，那是火箭呀，很麻烦的

什么cpu总可以说吧！

我当过外援做EMC整改，15天搞定EFT4，差点没累死

帮不上，替你顶

总结一下

多谢楼上几位

44B0就不是一颗适合工业用的芯片

如果只是型式试验，也就过了

比想象的严格

浴火涅盘……

总算松口气了

浏览过的版块

终身成就奖章

坚毅之洋流

技术领袖奖章

十世金身

精华达人奖章

欢快之小溪

以坛为家

技术导师奖章

核心会员奖章

七世轮回

荣誉元老奖章