21ic电子技术开发论坛 › 综合技术交流 › 新手园地 › 存储器访问顺序的问题1
返回列表 发新帖我要提问

存储器访问顺序的问题1

[复制链接]
151|0
 楼主| 王将 发表于 2018-9-10 20:08 | 显示全部楼层 |阅读模式
存储器, 编译, ce, ST, TI
如果先store与后load的地址相同，也就是软件经常写一个地址然后读回来看是不是ok的情况，是不是可以通过volatile定义变量使编译器在编译的时候插入fence指令保证cpu确实是去memory里读了？
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

王将

419

主题

419

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部