21ic电子技术开发论坛 › 综合技术交流 › 艾睿技术服务社区 › Cyclone vi 设置LVDS后 相邻PAD设置问题下，谢谢！ ...
返回列表 发新帖我要提问

[Intel FPGA] Cyclone vi 设置LVDS后 相邻PAD设置问题下，谢谢！

[复制链接]
827|0
 楼主| Razerxic 发表于 2020-12-11 18:46 | 显示全部楼层 |阅读模式
cyclone, LVDS, pad, vi, AN
EP4CE15F17C8，BGA封装，BANK6有部分PAD设置为LVDS引脚
麻烦问下各位大佬，相邻5个PAD是否可以用于普通IO？如果不行的话，这个相邻指的是同一BANK内的还是物理上相邻（物理上相邻的话，还有别的BANK 的很多引脚）
谢谢大家！
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Razerxic

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部