[应用方案] 使用NUC120RD2DN,無法將CPUCLK從外部24MHZ XTAL經PLL倍頻為48MHZ

[复制链接]
3385|3
 楼主| cr315 发表于 2021-6-25 11:00 | 显示全部楼层 |阅读模式
程式設定如下,但CPUCLK一直維持在24MHZ,PLL沒有倍頻輸出

main (void)
{
    uint32_t        delayCnt;
      
    UNLOCKREG();

    SYSCLK->PWRCON.XTL12M_EN = 1;                //  24MHZ External X'TAL
    SYSCLK->PWRCON.OSC22M_EN = 1;
    SYSCLK->PWRCON.OSC10K_EN = 1;
    SYSCLK->PWRCON.XTL32K_EN = 1;
      
    for (delayCnt=0;delayCnt<100000;delayCnt++);        // Delay for clock stable

    SYSCLK->CLKSEL0.HCLK_S = 0x010;            //  HCLK clock source = PLL clock

    SYSCLK->PLLCON.PLL_SRC = 0;
    SYSCLK->PLLCON.OE = 0;                              
    SYSCLK->PLLCON.BP = 0;
    SYSCLK->PLLCON.PD = 0;
    SYSCLK->PLLCON.OUT_DV = 3;        // NO = 4
    SYSCLK->PLLCON.IN_DV = 1;                // NR = 3
    SYSCLK->PLLCON.FB_DV = 22;        // NF = 24
                                                        // PLLFOUT = FIN * NF/NR * 1/NO
                                                        //                 = 24MHZ * 24/3 * 1/4 = 48MHZ
    LOCKREG();
xxo21 发表于 2021-6-25 15:17 | 显示全部楼层
本帖最后由 xxo21 于 2021-6-25 15:19 编辑

SYSCLK->CLKSEL0.HCLK_S = 0x010;            //  HCLK clock source = PLL clock
010是2进制,右值应该是2
6826860d58312cf47d.png
B1lanche 发表于 2021-6-26 11:59 | 显示全部楼层
刚刚搜索了一下,这颗料支持最高50MHz的主频呢 你是不是代码没操作对呀
内政奇才 发表于 2021-9-13 16:49 | 显示全部楼层

1、先设置PLL,等待PLL稳定后再将HCLK时钟源切换到PLL.   2、检查__HXT宏定义的值是否12MHZ ,如果是请更改成24M?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1466

主题

4964

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部