21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 用ISE原理图编辑问题
返回列表 发新帖我要提问

[matlab] 用ISE原理图编辑问题

[复制链接]
3165|7
 楼主| 梦语_砭缘 发表于 2012-4-20 15:22 | 显示全部楼层 |阅读模式
原理图, se, symbol, mb
在ISE里连接symbol 的时候，两个连线不能“平行连接”，具体见下图：

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
liqaz 发表于 2012-4-20 19:44 | 显示全部楼层
不是很明白，
帮楼主顶一个
回复

收藏 举报

foreverly 发表于 2012-4-23 10:29 | 显示全部楼层
:L
回复

收藏 举报

dan_xb 发表于 2012-4-23 17:10 | 显示全部楼层
我只想说，别用这个了。。。。Verilog也不难学，不要偷这个懒
回复

收藏 举报

lirfv 发表于 2012-4-26 11:46 | 显示全部楼层
偷懒是不好的，
我们要一步一个脚印，
楼主哦
回复

收藏 举报

ecclles 发表于 2012-4-26 12:04 | 显示全部楼层
我也发现ISE里面的原理图编辑很恶心，还是用verilog吧！呵呵
回复

收藏 举报

tearsxqq 发表于 2012-10-23 23:56 | 显示全部楼层
我也发现ISE里面原理图输入很不方便，而且仿真不了，不知道怎么回事。。
回复

收藏 举报

GoldSunMonkey 发表于 2012-10-24 12:04 | 显示全部楼层
我也发现ISE里面原理图输入很不方便，而且仿真不了，不知道怎么回事。。
tearsxqq 发表于 2012-10-23 23:56
有什么问题么？？
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

梦语_砭缘

0

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部