21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 设计Spartan-3 FPGA DDR存储器接口
返回列表 发新帖我要提问

[CPLD] 设计Spartan-3 FPGA DDR存储器接口

[复制链接]
2460|4
 楼主| 思密达哈 发表于 2012-5-16 20:32 | 显示全部楼层 |阅读模式
DDR, FPGA, 存储器接口, Spartan-3, ADDR
设计Spartan-3 FPGA DDR存储器接口

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
 楼主| 思密达哈 发表于 2012-5-16 20:32 | 显示全部楼层
转发烧友
回复

收藏 举报

yifengninayi 发表于 2013-1-7 11:08 | 显示全部楼层
如果有具体的设计流程就更好了
回复

收藏 举报

kkzz 发表于 2013-1-7 16:56 | 显示全部楼层
DDR2 用起来真不容易的
回复

收藏 举报

hawksabre 发表于 2013-1-8 20:28 | 显示全部楼层
谢谢了 呵呵  技术含量蛮高的  一直没有机会做做这些项目   差距啊   哦呵呵   还要继续努力   呵呵
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

思密达哈

0

主题

20

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部