求解关于STM32F407三重交替模式，ADC能达到7.2M采样率的疑惑

发表于 2024-9-5 15:52

本帖最后由 ljfljfljf123 于 2024-9-5 16:13 编辑

定时器触发频率 2MHz，也就是0.5us触发一，带动三个adc交替采样一次，adc的时钟是72/2=36Mhz,那么按等待时间5个 cycle,3个adc交替采样一次，最小时间是15+8+8=31，也就是三个adc交替采样一时间是31/36=0.86us，那不就意味着下一次触发采样的时候，上次的采样还没完成。我这样分析是否正确？

发表于 2024-9-5 15:55

本帖最后由 LcwSwust 于 2024-9-5 16:07 编辑

查一下交替模式、交替触发模式

发表于 2024-9-5 16:12

就是三重交替模式

发表于 2024-9-6 14:43

本帖最后由 ljfljfljf123 于 2024-9-6 14:45 编辑

假如AD的时钟是30MHZ，单次采样一次30/15=2M，如果交替采样，ADC1启动之后等一段时间ADC2才启动，那么这个等待时间+正常一次采样时间，转换时间已经大于2M的时间了

[STM32F4] 求解关于STM32F407三重交替模式，ADC能达到7.2M采样率的疑惑

相关帖子

浏览过的版块

技术新星奖章

偶尔光临