[开发生态] 单片机中的高阻态

[复制链接]
4850|65
樱花树维纳斯 发表于 2025-7-12 11:31 | 显示全部楼层
看到了高阻态就想到了不定态
单片机中的高阻态并非不定态,它是一种特殊的电气状态,具有以下特点:
1. 高阻态的本质
非逻辑电平:高阻态既不是逻辑 “1”(高电平)也不是逻辑 “0”(低电平),而是对外呈现极高的阻抗(通常为兆欧级),几乎不吸收或输出电流。
电路隔离:此时引脚与内部电路基本断开,相当于 “悬空”,外部信号无法直接驱动内部电路,内部信号也无法输出到外部。
2. 与不定态的区别
不定态:指引脚未被明确上拉 / 下拉时,受外界干扰或漏电流影响,电平随机波动(如悬空引脚),属于 “逻辑状态不确定”。
高阻态:是芯片主动配置的状态(如通过寄存器设置),此时引脚的电气特性是确定的(高阻抗),只是不参与逻辑电平的表达,并非 “电平不确定”。
dreamCar 发表于 2025-9-2 13:51 | 显示全部楼层
高阻态相当于单片机对某个引脚不做定义,不驱动也不接收信号,可以看作是悬空状态,常用于输入/输出复用。
星闪动力 发表于 2025-9-5 10:03 | 显示全部楼层
高阻态就像电脑待机,不影响其他操作,同时还能检测信号。
天天向善 发表于 2025-9-6 18:07 | 显示全部楼层
设计时,注意GPIO高阻态下的漏电流,确保低功耗。
zephyr9 发表于 2025-9-9 10:52 | 显示全部楼层
确保高阻态GPIO不漏电,设计时重点控制功耗,选用合适电阻。
LLGTR 发表于 2025-9-10 14:33 | 显示全部楼层
高阻态相当于电路的断开,也就是开路状态。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部