G4的双ADC同步采样，为什么结果差这么多？

发表于 2025-6-8 01:00

可能是两个ADC未使用同一时钟源，或时钟频率不稳定、超过ADC最大允许值，会影响转换精度。需确保两个ADC使用相同的时钟源（如APB2时钟分频），并检查时钟配置是否符合规格书要求（一般不超过14MHz）。

发表于 2025-6-8 16:00

使用DMA传输数据，DMA配置错误（如缓冲区数据类型、源数据类型不一致）会导致数据异若常。要确保DMA配置正确，且缓冲区大小与通道数匹配

[STM32G4] G4的双ADC同步采样，为什么结果差这么多？