AT32F437的SPI硬件CS引脚

发表于 2025-8-30 21:17

阅读技术手册时，看到SPI的硬件CS引脚章节略有不明，请教各位大佬。

硬件SPI外设模块中HWCSOE位的置高与清零，代表CS引脚是输出检测，还是输入。

当设置为输出时，启动之后，CS引脚拉低，从而控制SPI从设备使能。

当设置为输入时，当CS引脚拉低，立即进入SPI从模式。

上面这个很好理解，如果我想要当空闲状态时为SPI从机，即此时如果CS引脚拉低，则立即进入从机模式。

当主动发送时，CS引脚由硬件做出动作。我要如何配置呢？

发表于 2025-9-7 13:10

可以通过查阅AT32F437的技术手册中关于SPI配置的章节来获取更详细的指导

发表于 2025-9-8 11:38

可以单独当做一个IO来做，置高的时候就置高，置低的时候就置低

发表于 2025-9-10 13:23

当主动发送时，CS引脚由硬件做出动作。我要如何配置呢？此时就当IO口直接去控制它强制拉低或者拉高

[AT32F437] AT32F437的SPI硬件CS引脚

相关帖子

浏览过的版块