STM32G474 的 DMA 外设如何配置缓存实现数据高速传输？

发表于 2026-1-23 11:51

初始配置 DMA 指向 Ping 缓冲区，启动传输；当 Ping 缓冲区满时，触发 DMA 中断，在中断中切换 DMA 内存地址至 Pong 缓冲区，同时标记 Ping 缓冲区为 “待处理”；

发表于 2026-1-23 12:12

CPU 在后台处理 Ping 缓冲区数据，DMA 持续向 Pong 缓冲区传输新采样数据；Pong 缓冲区满时，重复上述逻辑，实现 “传输 - 处理” 并行。

发表于 2026-1-23 13:14

STM32 DMA 的中断触发可灵活适配 WPT 系统的不同处理需求（如实时性要求高的过流保护、批量处理的效率计算），核心触发场景有 3 类，如缓存满触发的触发条件：DMA 完成预设长度的传输（如 1024 个采样点），即缓存数组被填满；

发表于 2026-1-23 14:25

缓存半满触发的触发条件：DMA 传输完成预设长度的一半（如 1024 采样点传输 512 个）；优势：将数据处理拆分为 “半满 + 满” 两次触发，每次处理数据量减半，响应速度提升 1 倍，适配 WPT 过流保护（需 μs 级响应）的需求。

发表于 2026-1-23 19:13

核心目标是提升 DMA 数据传输的效率和稳定性。

发表于 2026-1-24 10:12

STM32G474 的 DMA 控制器（DMA1/DMA2）本身具备缓存（FIFO）模式，开启 FIFO 缓存后，DMA 不会逐字节传输，而是先将数据暂存到 FIFO 缓冲区，达到设定阈值后再批量传输，能显著减少总线占用、提升传输效率。

发表于 2026-1-25 12:54

核心是要解决 DMA 与 CPU 缓存一致性问题，最大化传输效率。

发表于 2026-1-26 10:54

核心是解决 DMA 与 CPU 访问内存时的缓存一致性问题，从而提升传输效率。

发表于 2026-1-27 16:53

STM32G474 的 CPU 内核是 Cortex-M4（带 FPU），其包含数据缓存 (D-Cache)，而 DMA 控制器本身无缓存，但可以通过合理配置内存属性、Cache 策略和 DMA 传输参数，避免 Cache 一致性问题

发表于 2026-1-27 17:44

高速传输的核心是：让 DMA 访问非 Cache 区域，或在传输前后刷新 / 失效 Cache，同时优化 DMA 的传输参数（如数据宽度、突发长度、优先级）。

发表于 2026-2-1 16:09

核心是要利用 DMA 的缓存机制提升数据搬移效率、减少 CPU 干预。

[STM32G4] STM32G474 的 DMA 外设如何配置缓存实现数据高速传输？