21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Xilinx FPGA设计时序约束指南
12
返回列表 发新帖我要提问

[CPLD] Xilinx FPGA设计时序约束指南

[复制链接]
4717|20
 楼主| gaochy1126 发表于 2012-8-7 18:53 | 显示全部楼层
相互学习了！ 17# 丶tiantian
回复

收藏 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部