FPGA与88E1111通讯问题

[复制链接]
4189|5
 楼主| yanqiang206 发表于 2012-8-29 11:13 | 显示全部楼层 |阅读模式
做了一块100M的通讯板子,用的cyclone的FPGA与88e1111相连。当没下载程序时88E1111与上位机显示有网络连接,当下载程序时88E1111与上位机无网络连接。
GoldSunMonkey 发表于 2012-8-29 21:00 | 显示全部楼层
换XILINX 吧。
GoldSunMonkey 发表于 2012-8-29 21:01 | 显示全部楼层
我觉得应该查下相关的时序。
yanqiang231 发表于 2012-8-31 09:15 | 显示全部楼层
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的。
yanqiang231 发表于 2012-8-31 09:17 | 显示全部楼层
2# GoldSunMonkey 芯片不能换,前面采集都是cyclone的。
yanqiang231 发表于 2012-8-31 09:32 | 显示全部楼层
3# GoldSunMonkey
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的。
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的,但仿真的时序又是对的。
查了相关时序,问题关键是给PHYreset的信号不对,本来应该是高电平,现在信号是乱的,由此导致整个程序都是乱的。但仿真的时序又是对的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部