上升沿触发它的触发电压是如何定义的？

发表于 2013-2-28 21:45

上升沿触发它的触发电压是如何定义的？

发表于 2013-2-28 21:45

是不是要达到VCC的90%才会触发？

发表于 2013-2-28 21:46

好像还有个时间要求吧

发表于 2013-2-28 21:46

比如说TTL电平，是不是要5*90%=4.5V以上才算有一个触发呢？

发表于 2013-2-28 21:48

TTL我记得是2V左右吧

发表于 2013-2-28 21:49

CMOS的要高

发表于 2013-2-28 21:51

问这个干吗

发表于 2013-2-28 21:51

想排除干扰

发表于 2013-2-28 21:54

datasheet 上没有吗

发表于 2013-2-28 21:55

看datasheet上的Vih
5V的TTL的Vih至少要2V，CMOS要3.5V。
不是达到这个值才会触发，而是达到这个值才是可靠的高电平，就单个器件来说，可能不到这个值就触发了。

发表于 2013-2-28 21:56

应该是从低电平到高电平的一个变化过程,高/低电平的定义一般datasheet 都有.
这个,还需要一个时间,一般是几个CLK.

发表于 2013-2-28 21:56

有些IC对边沿陡峭程度比较敏感，如果是单片机的话一般都是由采样电路实现的，对边沿不敏感

发表于 2013-2-28 21:56

嗯，好的

发表于 2013-2-28 21:56

那就先结贴了啊

发表于 2013-3-1 09:30

不知道你用哪个单片机手册上都会写的

发表于 2013-3-1 12:23

不同的电平触发点不一样。TTL/CMOS/ECL等等。